书目详细信息
： CMOS模拟集成电路版图设计与验证:基于Cadence IC 6.1.7
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-111-80035-4:CNY129.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | CMOS模拟集成电路版图设计与验证/.陈铖颖 ... [等] 编著 |
| 出版发行项： | 北京:,机械工业出版社:,2026 |
| 载体形态项： | 322页:;+彩图:;+24cm |
| 丛编项： | 半导体与集成电路关键技术丛书.版图设计系列 |
| 一般附注： | “十四五”时期国家重点出版物出版专项规划项目 |
| 提要文摘： | 本书以模拟集成电路版图设计与验证的EDA工具为对象，详细介绍了CadenceIC6.1.7版图设计工具与SiemensEDACalibre版图验证工具，之后讨论了CalibreDRC、LVS规则的基本语法，同时展示了模拟集成电路版图设计、验证的基本流程，最后以运算放大器作为实例，分析了版图规划、布局及布线的基本方法。 |
| 题名主题： | CMOS电路 模拟集成电路 电路设计 计算机仿真 |
| 中图分类： | TN432.02 |
| 个人名称等同： | 陈铖颖 编著 |
| 个人名称等同： | 叶茂 编著 |
| 个人名称等同： | 范军 编著 |
| 记录来源： | CN 百万庄 20260921 |
| 记录来源： | CN GGNY 20261003 |