书目详细信息
： VERILOG HDL高级数字设计
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-22193-4:CNY95.00 |
|---|---|
| 作品语种： | chi eng eng |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL高级数字设计/.(美) Michael D. Ciletti著/.李广军, 林水生, 阎波等译 |
| 版本项： | 第2版 |
| 出版发行项： | 北京:,电子工业出版社:,2014.2 |
| 载体形态项： | 14, 649页:;+图:;+26cm |
| 一般附注： | 国外电子与通信教材系列 |
| 提要文摘： | 本书依据数字集成电路系统工程开发的要求与特点, 利用Verilog HDL对数字系统进行建模、设计与验证, 对ASIC/FPGA系统芯片工程设计开发的关键技术与流程进行了深入讲解, 内容包括: 集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计等。 |
| 题名主题： | 硬件描述语言 程序设计 高等学校 教材 |
| 中图分类： | TP312 |
| 个人名称等同： | 西勒提 著 |
| 个人名称次要： | 李广军 译 |
| 个人名称次要： | 林水生 译 |
| 个人名称次要： | 阎波 译 |
| 记录来源： | CN 三新书业 20140918 |