书目详细信息
： VERILOG HDL数字系统设计与验证
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-08292-4:CNY29.80 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL数字系统设计与验证/.乔庐峰编著 |
| 出版发行项： | 北京:,电子工业出版社:,2009.04 |
| 载体形态项： | 255页:;+26cm |
| 一般附注： | 电子信息与电气学科规划教材 |
| 提要文摘： | 本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。 |
| 题名主题： | 硬件描述语言 程序设计 高等学校 教材 |
| 题名主题： | 硬件描述语言 |
| 中图分类： | TP312 |
| 个人名称等同： | 乔庐峰 编著 |
| 记录来源： | CN GXXHSD 20090918 |