书目详细信息
： Verilog HDL与CPLD/FPGA项目开发教程
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-111-52029-0:CNY39.90 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL与CPLD/FPGA项目开发教程/.聂章龙，张静主编 |
| 版本项： | 第2版 |
| 出版发行项： | 北京:,机械工业出版社:,2016 |
| 载体形态项： | 258页:;+图:;+26cm |
| 一般附注： | 全国高等职业教育规划教材 |
| 提要文摘： | 本书共分为4章，第1章主要介绍了CPLD/FPGA项目开发入门；第2章主要介绍了Verilog HDL硬件描述语言；第3章是以13个项目为载体来介绍组合逻辑电路设计、时序逻辑电路设计和数字系统设计；第4章以数字时钟、交通信号灯、数字式竞赛抢答器3个综合项目为载体，介绍用Verilog HDL硬件描述语言进行综合项目开发的一般步骤。 |
| 题名主题： | 可编程序逻辑阵列 系统设计 高等职业教育 教材 |
| 题名主题： | VHDL语言 程序设计 高等职业教育 教材 |
| 中图分类： | TP332.1 |
| 中图分类： | TP312VH |
| 个人名称等同： | 张静 主编 |
| 个人名称等同： | 聂章龙 主编 |
| 记录来源： | CN 浙江省新华书店集团公司 20151229 |