书目详细信息
： Verilog HDL数字系统设计及仿真
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-121-22284-9:CNY65.00 (含光盘) |
|---|---|
| ISBN/价格： | 978-7-89432-814-4 |
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | Verilog HDL数字系统设计及仿真/.于斌编著 |
| 出版发行项： | 北京:,电子工业出版社:,2014.03 |
| 载体形态项： | 448页:;+图:;+26cm:;+光盘1片 |
| 丛编项： | 工程设计与分析系列 |
| 载体形态附注： | 附光盘: ISBN 978-7-89432-814-4 |
| 提要文摘： | Verilog HDL是一门使用广泛的硬件描述语言, 目前在国内无论是集成电路还是嵌入式设计的相关专业都会使用到这种硬件描述语言。市面上介绍Verilog HDL的教材非常多, 各有不同的偏重。本书着重从设计角度入手, 每章都力求让读者掌握一种设计方法, 能够利用本章知识进行完整的设计, 从模块的角度逐步完成对Verilog HDL语法的学习, 从而整体掌握Verilog HDL愈发。 |
| 题名主题： | VHDL语言 程序设计 |
| 中图分类： | TP312VH |
| 个人名称等同： | 于斌 编著 |
| 记录来源： | CN 三新书业 20150331 |