书目详细信息
： 面向CPLD/FPGA的VERILOG设计
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-111-21057-3:CNY40.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 110000 |
| 题名责任者项： | 面向CPLD/FPGA的Verilog设计/.王冠，俞一鸣等编著 |
| 出版发行项： | 北京:,机械工业出版社:,2007 |
| 载体形态项： | 372页:;+图:;+26cm |
| 丛编项： | 可编程逻辑器件实用开发技术丛书 |
| 提要文摘： | 本书翔实地介绍了面向CPLD/FPGA的Verilog设计。全书分为器件篇、语言篇、软件篇和实战篇来介绍相应的知识体系。器件篇着重介绍了Altera公司的CYCLONE Ⅱ系列FPGA的结构，以及如何使用FPGA器件内部的各种资源；语言篇详细讲解了Verilog HDI的相关内容；软件篇介绍了一款强大的仿真工具ModelSim和Altera公司的集成开发环境Quartus Ⅱ6.0；实战篇再现了一个数字系统的设计过程。 |
| 题名主题： | 可编程序逻辑器件 系统设计 |
| 题名主题： | 现场可编程门阵列 系统设计 |
| 题名主题： | 硬件描述语言 程序设计 |
| 非控主题词： | CPLDFPGAVerilog |
| 中图分类： | TP332.1 |
| 中图分类： | TP312VH |
| 个人名称等同： | 王冠 编著 |
| 个人名称等同： | 俞一鸣 编著 |
| 记录来源： | CN RENTIAN 20070531 |